PAT-NO:

JP402262354A

DOCUMENT-IDENTIFIER: JP 02262354 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE AND WIRING

METHOD THEREOF

PUBN-DATE:

October 25, 1990

**INVENTOR-INFORMATION:** 

NAME

KURIBAYASHI, MOTOTAKA

ASSIGNEE - INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP01081434

APPL-DATE:

April 3, 1989

INT-CL (IPC): H01L021/90, H01L021/3205

#### ABSTRACT:

PURPOSE: To obtain a multilayer interconnection structure which is less in level difference and disconnection by providing the first layer in the horizontal direction and second layer in the vertical direction, with the third and fourth layers being respectively provided in directions at +45° and -45° from the first or second layer.

CONSTITUTION: A multilayer interconnection layer composed of the first to the fourth layers 11-14, with the firs and second layers 11 and 12 being respectively provided in the horizontal and vertical

directions and third and fourth layers 13 and 14 being respectively provided in directions at +45° and -45° from the first or second layer 11 or 12, is provided on a semiconductor substrate and a through hole 22 through which the fourth and third layers 14 and 13 are connected with each other is formed in the area surrounded by the wiring gratings of the first and second layers 11 and 12. Then, for example, the third and fourth layers 13 and 14 are respectively passed over the crossing sections of the wiring gratings of the layer 11 and 12. In addition, a logic cell terminal 21 is provided at the crossing section of the wiring gratings of the layers 11 and 12 and the connection between terminals is performed by means of the layers 13 and 14.

COPYRIGHT: (C) 1990, JPO&Japio

## 19 日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平2-262354

Sint. Cl. 3

識別配号

庁内整理番号

❸公開 平成2年(1990)10月25日

H 01 L 21/90 21/3205 W 6810-5F

6810-5F H 01 L 21/88

Z

審査請求 未請求 請求項の数 5 (全6頁)

**②発明の名称** 半導体集積回路装置及びその配線方法

②符 願 平1-81434

❷出 願 平1(1989)4月3日

**郊発明者 栗林** 

元 降 神

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

**⑪出願人 株式会社東芝** 

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 則近 憲佑 外1名

明 細 1

1. 発明の名称

半導体集権回路装置及びその配象方法

2. 特許請求の範囲

(1) 半導体基板上に第1層から第4層までの多層配験層を有し、第1層が水平方向に、第2層が無面で方向に、第3層が前配第1層又は第2層が無面で、第3層が前配第1層と対して+45°方向に設けられ、第1層と第3層を設定する。方向に設けられ、第2層の配線格子で囲まれた額域内に設定されて少なくとも第3層及び第4層の1つが第1層とされている事を特徴とする額求項1記載の半導体集機回路。

(3) 第3層が第1層と第2層の配線格子の交差 部上を通る様に設定され、第4層が第1層と第 2層の他の交差部上を通る様に設定されている 事を特徴とする請求項1記載の半導体集種回路 按 僮。

(4) 第1層及び第2層の配線格子の交差部に設理セル端子が設定され、第3層及び第4層により端子間の接続が為されている事を特徴とする 請求項2又は3配載の半導体集後回路設置。

3. 発明の詳細な説明

(発明の目的)

本発明は、半導体集積回路の多用配線構造に

関する。

(従来の技術)

高集機化とともに、変子の占める領域よりも、素子間の配線が占める領域のほうが、大きくなってくる。そのため集積度をさらに高めた大規模を半導体集積回路を製造するには素子間の配線のために復扱の層を用いて配線を多層化して、チップ上での配線の占める面積を低減しなければならない。

配験のための層としてのみ使用する 等が行われて いた。

(発明が解決しょりとする註題)

以上の様に従来の多層配線構造では、配線層が設置にも観み重ねられるため段差が厳しくなり、その結果として配線が途中で切断されてしまい半導体集積回路装置の信頼性を低下させるという問題点があった。

本売明は、この様を課題を解決する多層配線構造の半導体集積回路装置かよびその配線方法を提供することを目的とする。

〔発明の構成〕

( 課題を解決するための手段)

本発明は、上記事情に魅みて為されたものでで、 半導体基板上に第1層から新4層までの多層電筋 層を有し、第1層が水平方向に、第2層に対 して + 4 5 度方向に、第4層が前記第1層又は第2層に対 して + 4 5 度方向に、第4層が前記第1層又は第2層に 対して - 4 5°方向に設けられ、第4層と第3層 を設建するスルーホールが終1層と第2層の配象 現在、ポリシリコン1層とメタル2層を用いた3層配線がプロセス技術として確立し、スタンタードセルやゲートアレイ等の半導体集取回路装置に用いられている。さらに、近年、プロセス技術の進歩によって、メタルの層を三つ使用したプロセスが可能となってきた。将来も4層以上の多層配線を用いた集積回路装置の開発が行われていくと思われる。

第7図に4層の場合の従来の多層配線構造の断面図を示す。この多層配線構造においては、ポリシリコン層 101とメタル第2層103が同一位置に置なり、また、メタル第1層102とメタル第3層104も同一位置に改なるため、配線構造の置なった部分105と配線構造の重ならないの分での断されてしまりという、いわゆる平担化問題があった。

そのため、多層配線プロセスを使用するにして も、最上位の層には、一般の信号線を期り当てる ことをしないで配線幅が太い電源配線やグランド

また、本発明は配線層を 4 層を 1 つの単位として配線層を部分集合に分けるステップと、第 1 層を基準の 0°と し第 2 層は 9 0°、第 3 層は + 45°又は + 45°又は + 45°又は + 45°又は + 5°でで 配線 方向を設定するステップと、 4 つの配線 層の 5 ち 3 層及び第 4 層を、 0°と 9 0°に 座線 変換するス

テップと、第 1 周、第 2 層、第 3 層及び第 4 層の 配線を設定するステップと、 4 つの配線層の 9 ち 第 3 層及び第 4 層について前記函限変換の逆変換 を行な 9 ステップとを具備したことを特数とする 半導体集積 回路装置の配線方法を提供するもので ある。

(作用)

本発明の半導体集積回路装置では、上位配線層前4層かよび第3層が下位配線層第2層かよび 第1層に対して斜めに交差するために、交差面積 が直交する場合に比べて大きくなり、上位配線層 第4層かよび第3層の配線が、ブロセス段階で断 線しにくくなり、また第3層を第4層を設定で断 スルーホールが第1層と第2層の配験格子(仮想 配験格子)で囲まれた領域内に設定されているた めに、段差を小さくすることが可能であり断験し にくくなる。

また、本発明の半導体集後回路装置の配線方法では、上記の多層配線構造にかいて、配線方向を 決める際、第3層かよび第4層は座標変換を行な

格子の位置関係を次のように構成する。

- ① アルミニウム第2層をポリシリコン暦と+45度の角度で交わるように設け、アルミニウム 第3層を-45度(+135度)の方向に設ける。
- ② アルミニウム第2層とアルミニウム第3層の 交差する点が、ポリシリコン層およびアルミニウム第1層の格子の中点に位置する。
- ③上位 2 層の配線格子間隔は、下位 2 層の配線格子間隔の √2 倍とする。

第2回に、上述した配談格子にかけるの図にかい、 ガスルーホールを設ける位置を示す。 同図において、 のでは、 のでは、 のでは、 ののでは、 のののでは、 ののでは、 い、第 1 層をよび第 2 層と同一の処理ステップで 計算することが可能となり、プログラムの簡易化、 容量の軽減をはかることができる。

(突施例) "

以下、本発明の静細を図示の実施例によって 説明する。

を接続するためのスルーホールが設定できる位便を示す。 動理セルの設計には、ポリシリコン層とアルミニウム第 1 層を用いる。 この時、アルミニウム第 2 層とアルミニウム第 3 層の配線格子が45度・135度の方向にあっても、 動理セルの設計には割約は生じない。 すをわち、 動理セルは従来のように互いにといて設計でき、 動理セルは従来のように互いに関係させて配置することが可能である。

第3回に、このような配額格子の上で行われた 配線の一例を示す。〇で示した婦子35と婚子36 を結ぶ配線において、動理セル婚子はアルミニウム第2層で定義されて、婚子間の配線にはアルミニウム第3層を使用する例を示した。 + 45度の配線セグメント38 はアルミニウム第2層であり、- 45度方向の配線セグメント39はアルミニウム第3層を使用している。

第4型に、多層配線の構造を説明するためのチップ構造断面図を示す。第4図(a)は、集種図路チップを第1図の水平方向の平面で切断した断面図を示す。第4図(b)は、第1図の+45度の方向の平

面で切断した断面図を示す。 4 1 , 4 2 , 4 3 , 4 4 は、 ポリシリコン暦、 アルミニウム第 1 層、アルミニウム第 3 層を示す。また、 4 5 は半導体基板、 4 6 は絶縁膜を示している。 4 つの配線層が互いに重 たり合う ことは起こらなく、 段差の小さい多層配線プロセスが行なわれる。 その結果、アルミニウム第 3 層配線、アルミニウム第 3 層配線の断線が起こりにくくたる。

進み、ステップ 6 4 にかいて行なった密根変換の 逆変換を行なり。との様に密想変換を用いている ため、実際の配線は、0°,90°方向と+45°,~ 45°方向を1つの配線プログラムを用いるだけ でよく、プログラムの簡素化、容量の軽減をはか ることができる。次に、ステップ 6 6 にかいて配 線結果を登録する。次にステップ 6 7 にかいて、 次の4 個について同様の処理を行なり。

上記の実施例では、4層配線から成る多層配線 構造の場合について説明したが、本発明は、第1 層から第1層まで一般的な配線層数を用いる場合 にも有効である。

#### (発明の効果)

以上述べた様に、本発明の半導体集積回路装置によれば、断線の少ない配数構造が得られ、半導体集積回路接置の信頼性の向上につながる。

また、本角明の配線方法によれば、断線の少ない配線構造を得るための配線方法が比較的簡単な プログラムで得ることが可能となる。

## 4. 図面の簡単な説明

5 図 (b) の方が部 5 図 (a) に比べて交差面積が大きくなる。

また、以上示したような多層配線構造を規定して、第3回に示すような論母との値子間の配線を CADを用いた自動設計を行なり場合においてよる 45度方向に回転であるの作成をもではまるがけておいてよるのの配線での多層配線構造を自動設計にある。 第6回に本実施研の多層配線構造を自動設計に かいて、配線層を4層を1つの単でして全にが 形を部分集合に分ける。次にステップ62に終 層を部分集合に分ける。次にステップ62に終 で、第(41-3)層は0°、第(41-2)層は 第(41-3)層に対して90°、第(41-1)

層は第(4i-3)層に対して 45°、 第4i 層は 第(4i-3)層に対して -45°と配線方向を決 め、ここで 45°方向の場合は、ステップ 64へ進 み0°,90°方向へ盛穣変換する。次にステップ 63にかいて、第4i、第(4i-1)、第(4 i-2)、第(4i-3)層の配線を行なり。と

とで 4 5°、- 4 5°方向の場合は、ステップ 6 5 へ

図において、

11,31,4:1…ポリシリコン配設層、

12, 13, 14, 32, 33, 34, 42,

43,44…アルミニウム記録層、

21,35,36…論理セル娘子、

2 2, 3 7 ··· スルーホール、

3 8 … アルミニウム部 2 層配鉄層、

3 9 … アルミニウム館.3 層配線層、

4 5 …半導体基板、

# **BEST AVAILABLE COPY**


# 特閒平2-262354(6)


- "4.6…帕绿膜、
- 5 1 …アルミニウム的 2 層配鉄層、
- 5 2 … アルミニウム館 3 唐 配線暦、
- 5 3 …アルミニウム第2層の配線幅、
- 5.4…アルミニウム館 2暦とアルミニウム館 3


形が交差する領域、

- 101…ポリシリコン層、
- 102…メタル第2層、
- 103…メタル的1層。
- 104…メタル約3般、
- 105…配線構造の重なった部分、
- 106…配験構造の重ならない部分。


代理人 弁理士 則 近 **憲** 佑










第 5 图





第 4 図





第 7 図